

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02023651 A

(43) Date of publication of application: 25.01.90

(51) Int. CI

H01L 27/092

(21) Application number: 63173184

(22) Date of filing: 12.07.88

(71) Applicant:

FUJITSU LTD

(72) Inventor:

YOSHIDA MASANOBU

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To form N-channel transistors having two kinds of thresholds without increasing processes by performing an impurity injection so as to control the threshold of an N-channel MIS transistor simultaneously with the impurity injection for controlling threshold of a P-channel MIS transistor.

CONSTITUTION: When two kinds of thresholds of N-channel MIS transistors T2a and T2b are formed, threshold adjustment impurity injections for the Nchannel MIS transistor T 2b having a high threshold are performed twice simultaneously with a threshold adjustment impurity injection for the N-channel MIS transistor T2a having a low threshold as well as with a threshold controlling impurity injection for a P-channel MIS transistor T1. This system allows the transistor T2b to perform P-type impurity injections twice, and then, its impurity concentration is obtained by adding together the first and second impurity concentrations. As a result, the impurity concentration is higher than that of single impurity injection performed by the transistor T2a. Moreover, the number of processes is not different from the conventional one, that is, a CMOS

process of the N-channel transistor having a single threshold.

COPYRIGHT: (C)1990,JPO&Japio



⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-23651

(1) Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)1月25日

H 01 L 27/092

7735-5F 7735-5F

H 01 L 27/08

321 D

審査請求 未請求 請求項の数 1

(全8頁)

60発明の名称 半導体装置の製造方法

> 顧 昭63-173184 ②)特

昭63(1988)7月12日 29出 願

(2)発 明 者 吉 \blacksquare Œ 信 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出願人

神奈川県川崎市中原区上小田中1015番地

弁理士 青 柳 稔 個代 理 人

1. 発明の名称

半導体装置の製造方法

2.特許請求の範囲

1. 2種類の閾値のパチャネルMISトランジ スタを有するCMIS半導体装置の製造方法において、 高い閾値のNチャネルMISトランジスタ(T 2b)に対しては、低い段値のNチャネルMIS トランジスタ(T2z)に対するP型不純物を用 いた関値調整用不純物注入と、PチャネルMIS トランジスタ (T1) に対するP型不純物を用い た閾値調整用不純物注入の両方を行なうことを特 從とする半導体装置の製造方法。

3. 発明の詳細な説明

(発明の概要)

相補型MISプロセスによる半零体装置の製造 方法に関し、

工程を増やさずに2種類の関値のNチャネルト ランジスタを形成可能にすることを目的とし、

2種類の関値のNチャネルMISトランジスタ

を有するCMIS半導体装置の製造方法において、高 い閾値のNチャネルMISトランジスタに対して · は、低い閾値のNチャネルMISトランジスタに 対するP型不純物を用いた閾値調整用不純物注入 と、PチャネルMISトランジスタに対するP型 不純物を用いた閾値調整用不純物往入の両方を行 なうよう構成する。

(産業上の利用分野)

本発明は、相補型MISプロセスによる半導体 装置の製造方法に関する。

近年の半導体産業の発展にともない、実にさま ざまな半導体装置が広範囲に利用されており、そ のうちの一部は高度な性能を要求される。そのよ うな場合、NチャネルMISトランジスタの関値 が2種類あると設計の自由度が増え、高機能の半 異体装置を実現しやすくなることがある。それは、 一般的に閾値の低いMISトランジスタを使用す ると回路が高速動作し、閾値の高いMISトラン ジスタを使用すると内部雑音に対して強くなり、

従ってこれらのMISトランジスタを使い分けると、雑音に弦い高速回路が実現できるためである。

〔従来の技術〕

次は、パターニングした窒化膜22をマスクに 熱酸化し、第4図(6)の如くSiOェを厚く成長させ

(フィールド酸化胶24を作り)、変化放22を 除去する。次は、SiO。をエッチングし、同図(7) のように、トランジスク形成領域では基板裏面を 路出させる。次いで再度熱酸化し、同図(8)のよう に露出部を酸化限25で覆う。その後、同図(9)の 如く、フォトレジスト26を塗布し、図示しない マスクを通して露光し、現像して、該レジストを Nチャネルトランジスタ形成部で関口し、然るの ちNチャネルトランジスタの閾値調整用の11を 行なう。その後レジスト26は剝離する。P基板 10の不能物濃度は低いので、上記工程(9)におけ る11はP型不統物、一般にはボロン(B)を用 いて行なう。12はこのP型不純物をイオン往入ご された領域を示す。次は同図伽に示すように、再 びフォトレジスト27を塗布し、パターニングし、 Pチャネルトランジスタの閾値調整用の I I を行 なう。このイオン往入する不純物もP型不純物ー 般にはポロンであり、13はこのポロンを11さ れた領域を示す。11後、レジスト27は剝離す

3

次は第4図00に示すように、多結晶シリコン2 8を全面に成長させ、フォトレジスト29を燃布 し、パターニングする。このパターニングしたフ ォトレジスト29をマスクに多結晶シリコン28 をエッチングし、同図QQに示すようにP. Nチャ ネルトランジスタのゲート28a, 28bを作る。 エッチング後レジスト29は剝離する。次に同図 邸に示すようにフォトレジスト30を堕布し、パ ターニングし、Nチャネルトランジスタのソース、 ドレイン領域形成用の11を行なう。このイオン 往入に使用するN型不純物はリン(P)またはヒ 紫(As)である。14はこの11で形成された N・ソース、ドレイン領域を示す。11後、レジ スト30を剝離する。次は同図00に示すようにフ ォトレジスト31を塗布し、パターニングし、P チャネルトランジスタのソース、ドレイン領域形 成用の11を行なう。使用するP型不純物はポロ ン (B) である。15はこの11で形成されたP. ソース、ドレイン領域を示す。フォトレジスト3 1 を剝離すると同図回の状態になり、基板10に

図値が例えば+0.6 VのNチャネルトランジスタ 14.28 aが形成され、そして基板10のNゥ エル11に図値が例えば-1.0 VのPチャネルト ランジスタ15.28 bが形成される。

〔発明が解決しようとする課題〕

この工程では、Nチャネルトランジスタ14. 28aを関値の異なる2種類にしようとすると、 Nチャネルトランジスタの関値調整用イオン注入 工程(9)を、マスクを変えて2回行なう必要がある。 従ってマスクが1枚増え、製造工程数が増え、ひいてはコストアップになる。

本発明はか、る点を改善し、工程を増やさずに 2 種類の関値のNチャネルトランジスタを形成可 能にすることを目的とするものである。

(課題を解決するための手段)

第1図に示すように本発明では、2種類の閾値 のNチャネルMISトランジスタT2a.T2b を形成する場合、高い閾値のNチャネルMISト ランジスタT2 bに対してはその閾値網整用不純 物注入を、低い閾値のNチャネルMISトランジスタT2 a の閾値概整用不純物注入と同時に、またPチャネルMISトランジスタT1の閾値網 用不純物注入と同時に、従って計2度行なう。 第 1図回が前者、同図心が後者で、 (a) ではT2 b は T2 a と共に11され、 (b) ではT2 b はT1 と共 に1!される(11のマスクをそのようにパター ニングする)。

全図を適してそうであるが、この第1図でも他の図と同じ部分には同じ符号が付してあり、10はP型券板、11はN型ウエル、2くはフィールド酸化膜、26.27はフェトレジスト、12a.12b.13は不能物を注入した領域である。

(作用)

この方法によれば、トランジスク T2 b に対しては、同じ型、本例では P 型の不純物の注入が 2 度行なわれるので、不純物器度は 1 回目と 2 回目の和になり、1 回目だけのトランジスタT2ac

7

⑥二酸化シリコン24を厚く成長させ、その後 窒化シリコン22を除去する。

⑦二酸化シリコン21をエッチングし、一度シリコン基板10を露出させる。

®再度酸化し、二酸化シリコン25を成長させる

③フォトレジスト26を塗布し、マスクにより必要な領域のみ開口し、11を行う。その後レジスト26を剝離する(Nチャネル11)。

●フォトレジスト27を整布し、マスクにより必要な領域のみ間口し、11を行う。その後レジスト27を刺離する(Pチャネル11)。この工程②●が第1図回回に相当し、これでトランスク T2bの関値がT2aのそれより高くなる。 第4図のと比べて変っているのはフォトレジスト27のパクーンであり、第4図ではレジスト27は全てのパチャネルトランジスクを覆うが、第2図のレジスト27は閾値の高いパチャネルトランジスクは関わない。

⑪ポリシリコン28を全面に成長させ、フォト

比べて関値が高くなる。しかも工程数は従来と (単一関値のNチャネルトランジスタのCHOSプロセスと)変らない。

(実施例)

第2図に本発明の実施例を示す。Pチャネルトランジスタの関値調整用IIのマスクパターンを除いては、第4図と変らない。以下工程を列挙するが、①、②、……は第2図の(1)、(2)、……に対応している。

① P 型シリコン基板 1 0 に保護用の酸化膜 (Si O z) 2 1 が乗っており、N ウェル 1 1 が形成されている。

② 遼化シリコン (Si₁N₄)22を全面に成長させる。

③フォトレジスト23を生布する。

④マスクによりトランジスタとなる領域のみレジスト23が残るようにמ光し、現像する。

⑤窒化シリコン22をエッチングし、レジスト 23を剝離する。

8

レジスト29を塗布し、ゲートとなる部分のみレジストが残るようにマスクにより露光し、現像する。

②ポリシリコン28をエッチングし、レジスト 29を剝離する。

③フォトレジスト30を塗布し、マスクにより 必要な領域のみ開口し、ilを行う。その後レジ スト30を剝離する(NチャネルSDII)。

③フォトレジスト31を望布し、マスクにより必要な領域のみ開口し、11を行う。その後レジスト31を剝離する(PチャネルSDII)。

⑤トランジスタの完成。たとえば低い閾値のNチャネルMISトランジスタT2aの閾値が0.6 V、PチャネルMISトランジスタT1の閾値がー1. VになるようなIIを行うと、高い閾値のNチャネルMISトランジスタT2bの閾値は1.0 V程度になる。

cnos集積回路の入力パッファには、PチャネルトランジスクTIとNチャネルトランジスクT2を直列にした第3図回の如くChosインバータが使

用されることが多い。このインパータの閾値は同図(b)に示すように電源Vccの電圧で変る。しかしCROS IC ではTTLとの整合上などから入力VinのLレベルは0.8 V以下、Hレベルは2.0 V以上と定められており、上記閾値の変動が起るとし入力をH入力と誤判断する(VootがHであるべき所がしになってしまう)などの問題が生じる。

プ上に2種類の関値のNチャネルトランジスタの 存在が必要になる。

〔発明の効果〕

以上説明したように本発明では、NチャネルMISトランジスクの関値が0.6V、PチャネルMISトランジスクの関値が-1.0Vになるような半導体製造プロセスにおいて、NチャネルMISトランジスクの関値制御用不純物社人とPチャネルMISトランジスクの関値制御用不統物は入たをあわせて行うことにより1.0Vの関値のNチャネルMISトランジスタも形成することができ、しかも工程を長くすることがない。

4. 図面の簡単な説明


第1図は本発明の原理説明図、 第2図は本発明の実施例を示す工程図、 第3図はCNISICの入力回路の説明図、 第4図は従来のCNISプロセスの工程図である。

第1図でT2a、T2bは低、高閾値のNチャ


1 1

ネルMISトランジスタ、TlはPチャネルMI Sトランジスタであり、llは不純物注入を示す。


出 駅 人 富 士 通 株 式 会 社 代理人弁理士 青 初 稔 1 2




本税明の原型説明図 第 1 図



本死明の実施例を示す工程型 第一2 図:





本発明の実施的を示す工程 第2図 与

